История / 1943–2028?

До LLM были
машины-сети.

Идея превратить структуру нейросети в физическую машину возникла задолго до GPU. Новое сегодня — масштаб языковых моделей, стоимость движения весов и возможность быстро персонализировать поздние маски.

01 / РодословнаяТри независимые линии

Frozen silicon — место встречи старых идей

Линия A / Пространственные вычисления

Алгоритм как поток через физический массив

Систолические массивы, CNN‑accelerators, TPU и dataflow‑машины размещают повторяющиеся операции в пространстве, чтобы данные двигались локально и предсказуемо.

Линия B / Физическое состояние

Вес как напряжение, заряд или проводимость

Аналоговые нейрочипы, neuromorphic silicon и compute‑in‑memory не просто приближают память — они заставляют физическое состояние ячейки участвовать в вычислении.

Линия C / Сгенерированная схема

Модель как аппаратная конфигурация

FPGA‑компиляторы превращают граф сети и квантованные операции в LUT, DSP и соединения. Mask‑ROM ASIC делает следующий шаг: часть конфигурации становится необратимой топологией производства.

02 / ХронологияКлючевые вехи

От логического нейрона к напечатанной LLM

1943

McCulloch–Pitts: нейрон становится логической схемой

Математическая модель показала, что сети пороговых элементов могут описываться как вычислительные логические устройства. Это ещё не чип, но язык для будущего аппаратного воплощения.[19]

formal neuronlogic

1957–58

Mark I Perceptron: сеть как физическая машина

Проект Фрэнка Розенблатта реализовал обучаемый перцептрон в специализированном оборудовании с сенсорным входом и настраиваемыми связями. Cornell датирует публичную демонстрацию июлем 1958 года.[20]

hardware learningperceptron

1979

Систолические массивы

H. T. Kung и Charles Leiserson описали регулярные массивы процессоров, по которым данные ритмично текут от элемента к элементу. Эта идея стала фундаментом современных матричных accelerators.[21]

spatial dataflowlocal reuse

1989–90

ETANN и аналоговые нейросетевые чипы

Intel ETANN кодировал обучаемые веса floating-gate состояниями: 64 аналоговых нейрона и 10 240 синапсов. Carver Mead оформил направление как neuromorphic electronic systems.[22][23]

analog weightsearly silicon

2014

DianNao и TrueNorth: два ответа на энергию

DianNao предложил компактный цифровой accelerator для ML‑операций; IBM TrueNorth довёл event‑driven neuromorphic architecture до миллиона программируемых нейронов и 256 миллионов синапсов.[25][24]

digital acceleratorneuromorphic

2016–17

Eyeriss, TPU и FINN

Eyeriss систематизировал energy‑aware dataflow для CNN; Google TPU перенёс systolic array в масштаб дата‑центра; FINN показал end‑to‑end генерацию быстрых бинарных сетей на FPGA.[26][27][28]

dataflowASICFPGA

2018–23

Brainwave, Cerebras, Groq и NorthPole

Индустрия исследует четыре способа сократить data movement: FPGA‑сервис, wafer‑scale SRAM, детерминированный compile‑time dataflow и distributed near‑memory cores.[33][36][34][40]

real-timewafer scalenear memory

2023–26

Taalas и Etched: от domain-specific к model-specific

Taalas строит silicon под конкретный набор весов. Etched начала с transformer-specific Sohu, а в 2026 сообщила об A0 N4P silicon, первой rack-поставке Jane Street и customer validation — всё ещё по данным самой компании.[02][57][58]

transformer ASICmodel silicon

2026

HC1: Llama 3.1 8B в mask ROM

Taalas показывает technology demonstrator на TSMC N6 с 815 мм² и 53 млрд транзисторов, заявляя 17k tokens/s/user. AMD заключает соглашение о приобретении компании.[02][08]

working siliconvendor benchmark

2026–28?

Google Frozen v2: reported compromise

По сообщениям источников, Google исследует чип, фиксирующий архитектурные пути Gemini при обновляемых весах. 2028 — reported target, а не дата анонсированного продукта.[09][10]

reported projectarchitecture-fixed

Историческая осторожность

Google не «изобрела заморозку нейросети». Она дала конкретному внутреннему проекту имя Frozen.

Аппаратные нейросети, ROM‑параметры, FPGA‑графы, dataflow и compute‑in‑memory имеют собственную длинную историю. Современная новизна — применить крайний уровень специализации к трансформерам и LLM‑экономике.

Разобрать шесть ветвей