Frozen
Silicon Atlas
08 / 08
Источники / provenance

Доверять можно.
Но лучше проверить.

Каталог отделяет рабочий кремний от roadmap, официальный benchmark от независимого наблюдения, а журналистскую утечку — от продуктового анонса.

01 / МетодClaim → evidence

Как собирался этот атлас

Основа — очищенная транскрипция видео. Затем имена, цифры и технические механизмы сверялись с официальными страницами, патентами, peer‑reviewed работами, инженерной прессой и независимыми наблюдениями.

LEVEL / A

Primary

Патент, paper, product specification или корпоративное сообщение. Хорошо подтверждает, что именно заявляет команда.

LEVEL / B

Observed

Независимый журналист или исследователь видел демо/кремний. Это сильнее пресс‑релиза, но не всегда полный benchmark.

LEVEL / C

Reported

Источники СМИ описывают внутренний проект. Таков Frozen v2: важная информация, но не официальная спецификация.

LEVEL / D

Reconstructed

Архитектура выведена из патентов и публичных фрагментов. Полезна, если ясно помечена как реконструкция.

LEVEL / E

Vendor metric

Число производителя остаётся числом производителя, пока не совпадут модель, точность, режим и power boundary.

RULE / 0

No smoothing

Если данных нет — сайт говорит «не раскрыто», а не дорисовывает правдоподобную цифру.

02 / Каталог56 источников

Доказательная база

56 / 56
  1. [01]

    GOOGLE «заморозил» ИИ в КРЕМНИЙ | ОБЪЯСНЯЕМ

    https://www.youtube.com/watch?v=ACZAWWE7Pr8

    Основа транскрипции. Утверждения видео независимо проверялись.

    Исходное видео
  2. [02]

    Taalas — Products / HC1 Technology Demonstrator

    https://taalas.com/products

    Спецификации HC1, режим 1k/1k, 17k tokens/s/user, 2.5 kW server, beta/API.

    Официальный материал компании
  3. [03]

    Taalas — The path to ubiquitous AI

    https://taalas.com/the-path-to-ubiquitous-ai

    Архитектурный замысел, 3/6-bit качество, HC2 roadmap, экономика и цикл производства — заявления производителя.

    Официальный технический блог
  4. [04]

    Taalas Etches AI Models Onto Transistors To Rocket Boost Inference

    https://www.nextplatform.com/compute/2026/02/19/taalas-etches-ai-models-onto-transistors-to-rocket-boost-inference/4092140

    Подробное интервью о ROM/SRAM, мощности карты и сервера, поздних масках и ограничениях.

    Интервью / инженерная пресса
  5. [05]

    Taalas HC1 Architecture Decoded

    https://yongwei.site/en/taalas-hc1-arch

    Предполагаемая схема Multiply-Select-Add; автор явно отделяет факты от реконструкции.

    Независимая патентная реконструкция
  6. [06]

    US20250123802A1 — Neural network computation apparatus

    https://patents.google.com/patent/US20250123802A1/en

    Один из документов, по которым реконструируется специализированный recall fabric.

    Патент / первичный документ
  7. [07]

    Taalas HC1 hardwired Llama 3.1 8B accelerator

    https://www.cnx-software.com/2026/02/22/taalas-hc1-hardwired-llama-3-1-8b-ai-accelerator-delivers-up-to-17000-tokens-s

    Практическое наблюдение высокой скорости; не полный независимый power/quality benchmark.

    Техническая пресса / наблюдение демо
  8. [08]

    AMD to acquire Taalas to advance high-efficiency AI inference

    https://newsroom.amd.com/news/amd-acquires-taalas-ai-inference

    Definitive agreement от 6 августа 2026; сделка зависит от стандартных условий закрытия.

    Официальный корпоративный анонс
  9. [09]

    Google Plans New ‘Frozen’ Chip to Run AI Models More Efficiently

    https://www.theinformation.com/articles/google-plans-new-frozen-chip-run-ai-models-efficiently

    Исходное сообщение об internal project Frozen v2 со ссылкой на источники; не официальный анонс Google.

    Журналистское сообщение / paywall
  10. [10]

    Google plans new chip to run Gemini models more efficiently

    https://www.reuters.com/business/google-plans-new-chip-run-gemini-models-more-efficiently-information-reports-2026-07-20

    Краткое подтверждение содержания сообщения The Information и осторожный статус проекта.

    Reuters / журналистика
  11. [11]

    Google is working on a new AI chip designed to make Gemini more efficient

    https://techcrunch.com/2026/07/20/google-is-working-on-a-new-ai-chip-designed-to-make-gemini-more-efficient

    Статус Frozen v2, reported 2028 target и оговорка Google о судьбе экспериментов.

    Технологическая пресса
  12. [12]

    Google plans AI chips with integrated Gemini structures

    https://www.heise.de/en/news/Google-plans-AI-chips-with-integrated-Gemini-structures-11372636.html

    Различие исходного Frozen с фиксированными весами и Frozen v2 с фиксированной архитектурой.

    Технологическая пресса
  13. [13]

    Google Frozen v2 chip — detailed secondary overview

    https://yuwish.kr/en/news/news-20260722-google-frozen-v2-chip-bakes-gemini-into-340347

    Подробный пересказ reported details; используется только с оговоркой о первоисточнике.

    Вторичный обзор
  14. [14]

    Google’s Frozen AI chip report

    https://biz.heraldcorp.com/article/10814217

    Дополнительный пересказ сообщения о Frozen v2.

    Вторичная пресса
  15. [15]

    Google’s Frozen v2 hardwires Gemini architecture

    https://www.techtimes.com/articles/321152/20260721/googles-frozen-v2-chip-hardwires-gemini-architecture-tenfold-inference-efficiency.htm

    Расширенное, но не первичное описание reported проекта.

    Вторичный обзор
  16. [19]

    A logical calculus of the ideas immanent in nervous activity

    https://doi.org/10.1007/BF02478259

    McCulloch–Pitts, 1943: формальная модель порогового нейрона и логических сетей.

    Foundational paper
  17. [20]

    Professor’s perceptron paved the way for AI

    https://news.cornell.edu/stories/2019/09/professors-perceptron-paved-way-ai-60-years-too-soon

    Cornell: история Mark I Perceptron и публичной демонстрации 1958 года.

    University archive
  18. [21]

    Let’s Design Algorithms for VLSI Systems

    http://caltechconf.library.caltech.edu/192/1/HTKung.pdf

    Kung и Leiserson, 1979: ранняя формулировка systolic/VLSI spatial computation.

    Foundational paper
  19. [22]

    An electrically trainable artificial neural network (ETANN)

    https://doi.org/10.1109/IJCNN.1989.118698

    Intel ETANN: 64 аналоговых нейрона и 10 240 floating-gate synapses.

    Peer-reviewed paper
  20. [23]

    Neuromorphic electronic systems

    https://doi.org/10.1109/5.58356

    Carver Mead, 1990: оформление neuromorphic engineering как направления.

    Foundational paper
  21. [24]

    A million spiking-neuron integrated circuit with a scalable communication network

    https://doi.org/10.1126/science.1254642

    IBM TrueNorth: 1 млн нейронов, 256 млн синапсов, 4096 neurosynaptic cores.

    Peer-reviewed silicon
  22. [25]

    DianNao: a small-footprint high-throughput accelerator

    https://doi.org/10.1145/2654822.2541967

    ASPLOS 2014: компактный digital neural-network accelerator и специализированная eDRAM-буферизация.

    Peer-reviewed silicon
  23. [26]

    Eyeriss: An Energy-Efficient Reconfigurable Accelerator for Deep CNNs

    https://doi.org/10.1109/JSSC.2016.2616357

    Row-stationary dataflow и анализ стоимости разных типов data movement.

    Peer-reviewed silicon
  24. [27]

    In-Datacenter Performance Analysis of a Tensor Processing Unit

    https://arxiv.org/abs/1704.04760

    TPU v1: 65 536 8-bit MAC, 92 TOPS и production workload comparison.

    Peer-reviewed production ASIC
  25. [28]

    FINN: A Framework for Fast, Scalable Binarized Neural Network Inference

    https://arxiv.org/abs/1612.07119

    Network-specific streaming FPGA generation для бинарных сетей.

    Peer-reviewed FPGA toolflow
  26. [29]

    FINN open-source repository

    https://github.com/Xilinx/finn

    Актуальный AMD/Xilinx toolflow для quantized neural networks на FPGA.

    Open-source implementation
  27. [30]

    Fast convolutional neural networks on FPGAs with hls4ml

    https://arxiv.org/abs/2101.05108

    Микросекундная inference latency на компактных fully-on-chip CNN.

    Peer-reviewed FPGA toolflow
  28. [31]

    hls4ml open-source repository

    https://github.com/fastmachinelearning/hls4ml

    Конвертация ML-моделей в HLS для FPGA/ASIC.

    Open-source implementation
  29. [32]

    fpgaConvNet: Mapping CNNs to FPGAs

    http://hdl.handle.net/10044/1/44130

    Автоматическое design-space exploration и streaming mapping CNN на FPGA.

    Academic publication
  30. [33]

    Serving DNNs in Real Time at Datacenter Scale with Project Brainwave

    https://www.microsoft.com/en-us/research/publication/serving-dnns-real-time-datacenter-scale-project-brainwave/

    Microsoft: networked FPGA pool и batch-1 inference менее 1 мс для исследуемой GRU.

    Peer-reviewed production FPGA system
  31. [34]

    A Software-defined Tensor Streaming Multiprocessor for Large-scale ML

    https://doi.org/10.1109/ISCA45697.2020.00023

    Архитектурная основа Groq TSP/LPU и compile-time deterministic scheduling.

    Peer-reviewed architecture
  32. [35]

    The Groq LPU explained

    https://groq.com/blog/the-groq-lpu-explained

    Программируемая LPU-архитектура; веса и граф остаются software state.

    Official technical blog
  33. [36]

    The Cerebras Wafer-Scale Cluster

    https://arxiv.org/abs/2503.11698

    WSE-3/CS-3: wafer-scale mesh, 44 GB SRAM и 21 PB/s — характеристики архитектуры.

    Technical paper
  34. [37]

    Cerebras Systems S-1/A, April 2026

    https://www.sec.gov/Archives/edgar/data/1854386/000119312526141406/cerebras-sx1april2026.htm

    Коммерческий статус WSE/CS и корпоративные раскрытия Cerebras.

    SEC filing
  35. [38]

    Composition of Experts on SambaNova SN40L RDU

    https://arxiv.org/abs/2405.07518

    Трёхуровневая память и конкретные CoE workload results; цифры принадлежат авторам SambaNova.

    Technical paper / vendor measurements
  36. [39]

    SambaNova RDU AI chips

    https://sambanova.ai/products/rdu-ai-chips

    Коммерческая программируемая dataflow-линия RDU.

    Official product page
  37. [40]

    Neural inference at the frontier of energy, space, and time

    https://www.science.org/doi/10.1126/science.adh1174

    IBM NorthPole: near-memory architecture и comparison на ResNet-50.

    Peer-reviewed silicon
  38. [41]

    NorthPole: an architecture for neural network inference

    https://research.ibm.com/blog/northpole-ibm-ai-chip

    IBM Research: устройство и результаты исследовательского чипа.

    Official research summary
  39. [42]

    A 64-core mixed-signal in-memory compute chip based on phase-change memory

    https://www.nature.com/articles/s41586-023-06337-5

    IBM HERMES: integrated PCM analog AI chip, точность и размены precision/efficiency.

    Peer-reviewed silicon
  40. [43]

    A phase-change-memory based speech inference accelerator

    https://www.nature.com/articles/s41928-023-01010-1

    34-tile analog AI chip и multi-chip mapping RNN-T.

    Peer-reviewed silicon
  41. [44]

    IBM analog AI chip for energy-efficient inference

    https://research.ibm.com/blog/analog-ai-chip-inference

    IBM: объяснение PCM crossbar, measured silicon и mixed-signal stack.

    Official research summary
  42. [45]

    Mythic analog matrix processor VLSI result

    https://doi.org/10.23919/VLSICircuits52068.2021.9492444

    Flash-based analog matrix engine; измерения раннего Mythic chip generation.

    Peer-reviewed silicon
  43. [46]

    Mythic M1 Analog Processing Unit

    https://www.mythic.ai/m-1

    M1: 25 TOPS, 3–4 W и до 80 млн on-chip weights — заявления компании.

    Official product page / vendor metrics
  44. [47]

    Mythic current company and product status

    https://www.mythic.ai/

    Текущая доступность M1, roadmap Vanguard M2 и acquisition Videantis — заявления Mythic.

    Official company page
  45. [48]

    d-Matrix Corsair enters full production

    https://www.d-matrix.ai/announcements/d-matrix-corsair-ai-inference-platform-enters-full-production-to-meet-customer-demand/

    9 июня 2026: N6 digital in-memory Corsair объявлен в full production; shipment/status — company claim.

    Official company announcement
  46. [49]

    d-Matrix Digital In-Memory Computing white paper

    https://d-matrix.ai/pdf/d-Matrix-WhitePaper-Technical-FINAL.pdf

    DIMC SRAM architecture, Corsair composition and programming model.

    Official technical paper
  47. [50]

    EnCharge AI technology

    https://encharge.ai/technology

    Charge-domain in-memory computing на precision metal capacitors; measured silicon claims.

    Official technical page
  48. [51]

    TetraMem MLX200 silicon validation

    https://tetramem.com/tetramem-completes-mlx200-silicon-validation/

    RRAM compute-in-memory SoC validation; статус и метрики — company claims.

    Official company announcement
  49. [52]

    A compute-in-memory chip based on resistive random-access memory

    https://www.nature.com/articles/s41586-022-04992-8

    TetraMem/academic RRAM CIM: multi-level resistive devices and full-chip measurements.

    Peer-reviewed silicon
  50. [53]

    AI and Memory Wall

    https://arxiv.org/abs/2403.14123

    Количественная история разрыва compute, DRAM bandwidth и interconnect bandwidth.

    Technical survey
  51. [54]

    GPTQ: Accurate Post-Training Quantization for Generative Pre-trained Transformers

    https://arxiv.org/abs/2210.17323

    3–4-bit quantization results и accuracy/bit-width trade-offs.

    Peer-reviewed method
  52. [55]

    Strengthening the Global Semiconductor Supply Chain

    https://www.semiconductors.org/wp-content/uploads/2021/05/BCG-x-SIA-Strengthening-the-Global-Semiconductor-Value-Chain-April-2021_1.pdf

    Стоимость разработки на advanced nodes и структура semiconductor value chain.

    Industry economics report
  53. [56]

    Big Trouble At 3nm

    https://semiengineering.com/big-trouble-at-3nm/

    Advanced-node design/NRE cost estimates; не цена только одного mask set.

    Semiconductor engineering analysis
  54. [57]

    Etched frontier inference clusters

    https://www.etched.com/

    A0 N4P silicon, customer validation, rack production и $1B demand — заявления Etched.

    Official company page / vendor claims
  55. [58]

    Etched — From Zero to One

    https://www.etched.com/progress/from-zero-to-one

    18 августа 2026: первая rack delivery Jane Street и $700M funding at $21B valuation; company/customer quote.

    Official company announcement
  56. [59]

    NIST Cybersecurity Supply Chain Risk Management Practices

    https://www.nist.gov/publications/cybersecurity-supply-chain-risk-management-practices-systems-and-organizations

    Supply-chain and lifecycle controls relevant to immutable model-bearing silicon.

    Government standard guidance
Локальный архив

В ZIP сохранены очищенная транскрипция, полный разбор видео и реестр источников.

Это позволяет восстановить путь от исходной фразы ролика до финальной формулировки на сайте — даже без доступа к интернету.